Napredak u LDO istraživanju linearnog napajanja
Nedavno je istraživačka skupina profesora Mingxina iz laboratorija za tehnologiju integracije Power Integration iz škole integriranog kruga znanosti i inženjerstva na Sveučilištu za elektroničku znanost i tehnologiju Kine objavila probojni istraživački rezultat o brzoj prolaznoj tehnologiji niske snage u području linearnih regulatora s niskim napuštanjem (LDOS) u časopisu IEEE Čvrsta država.
Ova tehnologija može značajno poboljšati velike fotografije fotografske performanse pametnih telefona i bespilotnih letjelica. Prihvaća napredni oporavak struje opterećenja i aktivnu arhitekturu kontrole stezaljki, sa statičkom potrošnjom energije od samo 8,2 μ A. Može istovremeno podnijeti prolazne promjene visoke i niske frekvencije, komprimirati faktor kvalitete LDO na 41PS i postići najbrže visokofrekventno skok u skoku u LDO-u prvi put.
Mobilni uređaji uglavnom prihvaćaju arhitekturu napajanja od točke do točke koja se sastojala od litijske baterije, kaskadirale su višestruke pretvarače i LDO-ove. Buck se koristi za smanjenje napona visoke učinkovitosti, dok LDO pretvara izlazni napon pukotine u stabilno napajanje. Ključni izazov s kojim se suočava LDO dizajn je taj što za aplikacije kao što su flash memorija s niskim ulaznim naponom i strujom velikog opterećenja, LDOS obično koriste tranzistore N-tipa za smanjenje površine čipa i optimizaciju prolaznih performansi. Zbog jedinstvenog izdanja Drive Dead Zone NMOS-LDO, prolazni prolazni frekvenci mogu značajno degradirati prolazne performanse; Istodobno, statičku potrošnju energije LDO -a mora se smanjiti na produljenje trajanja baterije, ali potraga za niskom potrošnjom energije pogoršava ključne performanse LDO -a, poput prolaznog omjera supresije i napajanja.
Na temelju gore navedenih izazova, istraživački tim dizajnirao je statičku trenutnu oporavak i blizu nula vožnje LDO zona LDO kontrolne arhitekture, te je predložio novu arhitekturu međuspremnika za Transconductuction poboljšanu MOS. Dok učinkovito pokreće kapacitet vrata tranzistora, statička potrošnja energije u potpunosti se oporavlja opterećenjem; Aktivni krug stezaljki koristi se za brzo i precizno stezanje donje granice izlaznog napona pojačala pogreške kada se izlazni napon prevrne, smanjujući mrtvu zonu LDO pogona na gotovo nula.
Uz pomoć gore navedene tehnologije, LDO je dizajniran kako bi postigao faktor kvalitete od 41ps pri potrošnji od samo 8,2 μ A, dok je fluktuacija izlaznog napona tijekom visokofrekventnih prolaznih prolaza porasla za samo 40% u usporedbi sa prolaznim frekvencijama. U usporedbi s međunarodnom razinom naprednih istraživanja, ima značajne prednosti u reakciji velike brzine i male snage.
